MULTITERMINAL-TYPE ELECTRONIC COMPONENT

Patent number:

JP2003045741

Publication date:

2003-02-14

Inventor:

IKEDA MASAO

Applicant:

MURATA MANUFACTURING CO

Classification:

- international:

H01C7/10; H01G4/30; H01G4/38; H01C7/10;

H01G4/30; H01G4/38; (IPC1-7): H01G4/30; H01C7/10;

H01G4/38


- european:

Application number: JP20010230013 20010730 Priority number(s): JP20010230013 20010730

Report a data error here

Abstract of JP2003045741

PROBLEM TO BE SOLVED: To provide a multiterminal electronic component, which is hardly influenced by the element defect of a stack, is easy of manufacture and is small in parasitic capacity. SOLUTION: A multiterminal-type capacitor 10 includes two stacked blocks 12. Each block 12 is made, by stacking a plurality of dielectric sheets where electrodes are made. The electrode made in the dielectric sheet is drawn out to adjacent sides and connected to external electrodes 18a and 18b. Thereby, each stack block 12 acts as a stacked capacitor. The external electrode 18a of one stack block 12 and the external electrode 18b of the other stack block 12 are arranged on the same side and are laid on top of the other, and another external electrode is formed so as to connect them. Likewise, other two external electrodes are formed so as to be connected severally with the other two external electrodes 18a and 18b.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-45741 (P2003-45741A)

(43)公開日 平成15年2月14日(2003.2.14)

(51) Int.Cl."		識別記号	FΙ		テーマコード(参考)
H01G	4/30	301	H01G	4/30	301D 5E034
H01C	7/10		H01C	7/10	5 E 0 8 2
H01G	4/38		H01G	4/38	Α


審査請求 未請求 請求項の数5 OL (全 10 頁)

	·				
(21)出願番号	特願2001-230013(P2001-230013)	(71)出願人 000006231 株式会社村田製作所			
(22)出顧日	平成13年7月30日(2001.7.30)	京都府長岡京市天神二丁目26番10号			
		(72)発明者 池田 正男 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内			
		(74)代理人 100079577 弁理士 岡田 全啓			
		Fターム(参考) 5E034 CB01 DA07 DC01			
		5E082 AA01 AB03 CC03 EE04 FF05			

(54) 【発明の名称】 多端子型電子部品

(57)【要約】

【課題】 積層体の素体欠陥の影響を受けにくく、製作が容易で、浮遊容量の小さい多端子型電子部品を得る。 【解決手段】 多端子型コンデンサ10は、2つの積層ブロック12を含む。それぞれの積層ブロック12は、電極を形成した複数の誘電体シートを積層することにより形成される。誘電体シートに形成される電極は、隣接する辺に引き出され、外部電極18a,18bに接続される。それによって、各積層ブロック12は、積層コンデンサとして働く。一方の積層ブロック12の外部電極18aとを同じ側に配置して重ね合わせ、これらを接続するように、別の外部電極を形成する。同様に、他の2つの外部電極を形成する。



2

【特許請求の範囲】

【請求項1】 2つの異なる辺に引き出される電極が形 成された2種類のシートを交互に複数枚積層して前記電 極引き出し部に外部電極を形成した積層ブロックを含

1

複数の前記積層ブロックを重ね合わせた多端子型電子部 品であって、

複数の前記積層ブロックの電極引き出し面の少なくとも 1つが互いに異なる向きとなるようにした、多端子型電 子部品。

【請求項2】 少なくとも1つの前記積層ブロックにお いて、前記2種類のシートの少なくとも一方に複数の電 極が形成されて1つの辺に引き出されたことを特徴とす る、請求項1に記載の多端子型電子部品。

【請求項3】 隣接する前記積層ブロック間の隣接する 前記電極が同じ辺に引き出されるように配置され、前記 隣接する電極が同じ電位となるようにしたことを特徴と する、請求項1または請求項2に記載の多端子型電子部

【請求項4】 外側に配置された前記積層ブロックの最 20 外面にトリミング用電極を形成したことを特徴とする、 請求項1ないし請求項3のいずれかに記載の多端子型電 子部品。

【請求項5】 前記シートは、バリスタ特性を有する材 料で形成されたことを特徴とする、請求項1ないし請求 項4のいずれかに記載の多端子型電子部品。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、多端子型電子部 層バリスタブロック、積層インピーダンスブロックなど として用いられる多端子型電子部品に関する。

[0002]

【従来の技術】図26は、従来の多端子型電子部品の一 例としてのブリッジコンデンサを示す斜視図である。ブ リッジコンデンサ1は、積層体2を含む。積層体2は、 図27に示すように、複数の四角形の誘電体シート3を 積層して形成される。とれらの誘電体シート3には、そ れぞれ電極4が形成される。電極4は、それぞれ誘電体 シート3の異なる4つの辺に引き出される。そして、と れらの誘電体シート3が順次積層されて、積層体2が形 成される。積層体2の4つの辺には、それぞれ外部電極 5が形成され、その辺に引き出された電極4に接続され る。

【0003】このブリッジコンデンサ1は、図28に示 すような、ブリッジ回路を構成する。つまり、電極4が 誘電体シート3を介して対向するように配置されるた め、各外部電極5の間にコンデンサが形成され、これら のコンデンサがブリッジ型に接続される。

[0004]

【発明が解決しようとする課題】しかしながら、このよ うなブリッジコンデンサでは、各外部電極間に形成され るコンデンサの静電容量を大きくすることが困難であ る。つまり、静電容量を大きくするためには、異なる辺 に電極が引き出された誘電体シートの積層数を増やす必 要があるが、との場合、積層体の厚みが厚くなる。積層 体の厚みが厚くなると、割れが発生しやすく、製作上の 難度が大きくなり、信頼性の高いものが得られにくくな る。

【0005】また、図26に示すブリッジコンデンサで 10 は、誘電体シートの異なる辺に引き出された電極には、 異なる電位が与えられる。そのため、積層体の素体欠陥 の影響を受けやすくなり、耐圧は設計上の制約を受けや すくなる。そして、高耐圧の設計をしようとすれば、単 一素子のコンデンサを製作する場合に比べて、誘電体シ ート厚を大きくしなければならず、上述のように割れが 発生しやすくなる。

【0006】さらに、このようなブリッジコンデンサで は、1つの素子内に複数のコンデンサが形成されるた め、これらのコンデンサ間の距離が接近して形成される ため、浮遊容量が大きくなってしまう。

【0007】それゆえに、この発明の主たる目的は、積 層体の素体欠陥の影響を受けにくく、製作が容易で、耐 電圧が大きく、浮遊容量の小さい多端子型電子部品を提 供することである。

[0008]

【課題を解決するための手段】この発明は、2つの異な る辺に引き出される電極が形成された2種類のシートを 交互に複数枚積層して電極引き出し部に外部電極を形成 品に関し、特に、たとえば積層コンデンサブロック、積 30 した積層ブロックを含み、複数の積層ブロックを重ね合 わせた多端子型電子部品であって、複数の積層ブロック の電極引き出し面の少なくとも1つが互いに異なる向き となるようにした、多端子型電子部品である。とのよう な多端子型電子部品においては、少なくとも1つの積層 ブロックにおいて、2種類のシートの少なくとも一方に 複数の電極が形成されて1つの辺に引き出された構造と することができる。また、隣接する積層ブロック間の隣 接する電極が同じ辺に引き出されるように配置され、隣 接する電極が同じ電位となるようにしてもよい。さら 40 に、外側に配置された積層ブロックにトリミング用電極 を形成してもよい。これらの多端子型電子部品におい て、シートとしては、誘電体材料で形成されたものを用 いることができる。また、シートとしては、バリスタ特 性を有する材料で形成されたものを用いることができ る。さらに、シートとしては、抵抗材料で形成されたも のを用いることができる。

【0009】2つの異なる辺に引き出された電極を有す る2種類のシートを交互に積層することによって、1つ の積層ブロックが形成される。このとき、シートの積層 50 枚数を調整するととにより、積層ブロックに形成される

素子の特性を調整することができる。このようにして得 られた積層ブロックを複数個重ね合わせることにより、 複数の素子を含む多端子型電子部品が得られる。とのよ うな多端子型電子部品において、2種類のシートの少な くとも一方に2つ以上の電極を形成して1つの辺に引き 出されてもよく、この場合、1つの積層ブロックに複数 の素子を形成することができる。また、隣接する積層ブ ロック間の隣接する電極が同じ電位となるように配置す ることにより、これらの電極間において、浮遊容量の発 生を抑えることができる。さらに、外側に配置された積 10 層ブロックにトリミング用電極を形成すれば、この電極 をトリミングすることにより、多端子型電子部品の特性 を調整することができる。このような多端子型電子部品 において、シートの材料として誘電体材料を用いれば、 多端子型コンデンサとすることができ、シートの材料と してバリスタ特性を有する材料を用いれば、多端子型バ リスタとすることができる。また、シートの材料とし て、抵抗材料を用いれば、多端子型抵抗とすることがで

【0010】との発明の上述の目的、その他の目的、特 20 徴および利点は、図面を参照して行う以下の発明の実施 の形態の詳細な説明から一層明らかとなろう。

[0011]

【発明の実施の形態】図1は、この発明の多端子型電子 部品の一例としての多端子型コンデンサを示す斜視図で ある。多端子型コンデンサ10は、図2に示すように、 2つの積層ブロック12を含む。積層ブロック12は、 図3に示すように、2種類の誘電体シート14を含む。 これらの誘電体シート14の一方面上には、それぞれ電 極16a, 16bが形成される。電極16aは、一方の 30 誘電体シート14の1つの辺に引き出されるように形成 される。また、電極16bは、他方の誘電体シート14 上において、電極16aが引き出された辺に隣接する辺 に引き出される。

【0012】そして、電極16aが形成された誘電体シ ート14と電極16bが形成された誘電体シート14と が、複数枚交互に積層される。なお、図3には示されて いないが、最上層の電極16b上には、電極の形成され ていない誘電体シート14が必要枚数積層され、電極1 6 b が露出しないように形成される。また、最下層の誘 電体シート14の外側にも、必要に応じて、電極の形成 されていない誘電体シート14が積層される。そして、 電極16aが引き出された辺に外部電極18aが形成さ れ、電極16aと外部電極18aとが接続される。同様 に、電極16bが引き出された辺に外部電極18bが形 成され、電極16bと外部電極18bとが接続される。 したがって、積層ブロック12は、外部電極18a, 1 8 b 間に静電容量が形成された積層コンデンサとなる。 【0013】とのような積層ブロック12を形成するに は、たとえば誘電体材料で形成されたセラミックグリー 50 層ブロック12として対向する外部電極18a.18b

ンシート上に電極16a, 16bの形状に電極材料を印 刷し、セラミックグリーンシートを積層して焼成したの ち、外部電極を焼き付けることによって形成される。 【0014】得られた積層ブロック12は、図2に示す ように、向きを変えて重ね合わされる。つまり、一方の 積層ブロック12の外部電極18bと他方の積層ブロッ ク12の外部電極18aとが同じ向きとなるように、2 つの積層ブロック12が重ね合わされる。これらの積層 ブロック12は接着され、外部電極18a, 18bが形 成された側面には、全体的な外部電極20a,20b, 20 cが形成される。したがって、外部電極20 aに は、一方の積層ブロック12の外部電極18 aが接続さ れ、外部電極20bには、一方の積層ブロック12の外 部電極18bと他方の積層ブロック12の外部電極18 aとが接続される。また、外部電極20cには、他方の 積層ブロック12の外部電極18bが接続される。ある いは、各積層ブロックに外部電極を焼き付けした後に、 各ブロックを積み重ねて、金属端子で各ブロックの外部 電極を接合してなるスタックコンデンサとしてもよい。 【0015】したがって、図1に示す多端子型コンデン サ10は、図4に示すように、2つのコンデンサが直列

【0016】また、図5に示すように、3つの積層ブロ ック12を重ね合わせてもよい。図5に示す多端子型コ ンデンサ10では、中央部の積層ブロック12として、 対向する辺に電極16a, 16bが引き出され、これら に接続される外部電極18a, 18bが形成されたもの が用いられる。そして、外側の2つの積層ブロック12 としては、図3に示すような積層構造を有するものが、 外部電極18a,18bの位置を変えて重ね合わされ

に接続され、これらのコンデンサの接続部から端子が引

き出されたT字型の回路が得られる。

【0017】との多端子型コンデンサ10では、4つの 側面に外部電極20a, 20b, 20c, 20dが形成 される。外部電極20 aには、上側の積層ブロック12 の外部電極18a、中間の積層ブロック12の外部電極 18aおよび下側の積層ブロック12の外部電極18b が接続される。また、外部電極20bには、上側の積層 ブロック12の外部電極18bが接続される。さらに、 外部電極20 cには、中間の積層ブロック12の外部電 極18bが接続される。また、外部電極20dには、下 側の積層ブロック12の外部電極18aが接続される。 【0018】したがって、図5に示す多端子型コンデン サ10では、図7に示すように、外部電極20aを共通 電極として、3つのコンデンサがスター型に接続された 回路が形成される。

【0019】また、図8に示すように、上側の積層ブロ ック12と中間の積層ブロック12として隣接する外部 電極18a,18bが形成されたものを用い、下側の積

が形成されたものを用いてもよい。この場合、図1と同 様の配置で、積層型コンデンサ10全体としては、3つ の外部電極20a, 20b, 20cが形成される。そし て、これらの外部電極20a, 20b, 20c間におい て、図9に示すように、デルタ型にコンデンサが接続さ れた回路が形成される。

【0020】また、図10に示すように、隣接する外部 電極18a,18bが形成された3つの積層ブロック1 2を積み重ねてもよい。この多端子型コンデンサ10で は、図5と同様の配置で、全体として4つの外部電極2 10 によって決定される。従来の多端子型コンデンサでは、 0a, 20b, 20c, 20dが形成される。そして、 この多端子型コンデンサ10には、図11に示すよう に、3つのコンデンサが直列に接続され、各コンデンサ の接続部から外部電極が引き出された回路が形成され る。

【0021】さらに、図12に示すように、隣接する外 部電極18a, 18bが形成された4つの積層ブロック 12が積み重ねられてもよい。この場合も、図5と同様 に配置で、全体として4つの外部電極20a, 20b, 20c, 20dが形成され、図13に示すように、ブリ ッジ型に4つのコンデンサが接続された回路が得られ

【0022】また、図14に示すように、隣接する外部 電極18a, 18bが形成された4つの積層ブロック1 2と、対向する外部電極18a, 18bが形成された1 つの積層ブロック12を積み重ねることによって、多端 子型コンデンサ10を形成してもよい。この場合、図1 5に示すように、4つの外部電極20a, 20b, 20 c,20d間にコンデンサが形成され、さらに、対向す る外部電極20 a, 20 c間にコンデンサが形成された 30 回路を得ることができる。

【0023】 このように、1つのコンデンサが形成され た積層ブロック12を重ね合わせることにより、種々の 回路を有する多端子型コンデンサ10を得ることができ る。また、個々の積層ブロック12に1つのコンデンサ を形成することにより、髙容量、髙耐圧で、浮遊容量の 小さい多端子型コンデンサ10を得ることができる。

【0024】つまり、積層コンデンサの静電容量は、誘 電体シートの厚みと誘電率、および対向電極の面積とそ の積層数で決定される。1つの素体の中に複数のコンデ 40 ンサが形成される従来の多端子型コンデンサでは、同じ 厚みの素体で比べると、たとえば4個のコンデンサが素 体内に形成される場合、1個のコンデンサが形成される 場合に比べて、1個当りのコンデンサの静電容量は1/ 4となる。そとで、積層数を増やして静電容量を大きく する方法が考えられるが、その場合、素体の厚みが厚く なり、素体割れなどの製作上の難度が非常に大きくな り、信頼性の高いものが得られにくいという問題があ る。それに対して、1つの積層ブロック12に1個のコ ンデンサを形成すれば、索子厚が薄くても、髙容量のコ

ンデンサを形成することができる。このように、個々の 積層ブロック12は薄いものであるため、素子割れなど が発生しにくく、容易に積層ブロック12を製作可能で ある。さらに、多端子型コンデンサ10は、複数の積層 ブロック12を重ね合わせることにより作製されるた め、製造時に素子割れなどが発生することを防ぐことが できる。

【0025】また、積層コンデンサの耐圧は、誘電体シ ートの厚みと耐圧、内部の電極と端面とのギャップ寸法 1つの素体内に複数のコンデンサが形成されるため、隣 接する電極間、さらに隣の電極、さらに隣の電極と、そ れぞれ異なる電位が与えられて使用されるため、素体欠 陥の影響を受けやすくなり、耐圧の設計上の制約を受け やすい。それに対して、1つの積層ブロックに1個のコ ンデンサを形成する場合、1つの素体内では3つ以上の 異なる電位は与えられないため、素体欠陥の影響を受け にくくなり、高耐圧のものを得ることができる。さら に、積層ブロック12については、最外層は厚く形成さ 20 れるため、異なる積層ブロック12を積み重ねると、隣 接する積層ブロック12の電極間距離は大きくなり、積 層ブロック12間の耐圧も高くなる。

【0026】また、従来の多端子型コンデンサでは、1 つの素体内にいくつかのコンデンサが形成されるため、 コンデンサ素子間の距離が接近し、浮遊容量が大きくな ってしまう。それに対して、1つの積層ブロック12内 に1個のコンデンサを形成する場合、1つの積層ブロッ ク内においては、浮遊容量が発生しない。さらに、最外 層は厚く形成されるため、異なる積層ブロック12を重 ね合わせると、隣接する積層ブロック12の電極間距離 は大きくなり、積層ブロック12間に浮遊容量が発生し にくい。

【0027】また、図16に示すように、一方の誘電体 シート14上に、1つの電極16aを形成し、他方の誘 電体シート14上に2つの電極16b, 16cを形成し たものを積層して、積層ブロック12を形成してもよ い。この場合、図17に示すように、2つのコンデンサ の一端が接続された回路が形成される。

【0028】さらに、図18に示すように、図16に示 すような2つの積層ブロック12を重ね合わせて、図1 9に示すように、外部電極20a, 20b, 20c, 2 0 dを形成することができる。この場合、図20に示す ように、コンデンサのブリッジ回路を得ることができ る。このとき、図18に示すように、2つの積層ブロッ ク12の電極16aは、逆方向に引き出されて、外部電 極20a, 20dに接続される。

【0029】さらに、図21に示すように、4つの積層 ブロック12を積み重ねて図22に示すように、外部電 極20a~20fを形成することができる。この場合、 50 図23に示すように、コンデンサのダブルブリッジ回路

を得ることができる。このとき、図21に示すように、 各積層ブロック12として、電極16a、16b、16 cの引き出し方向の組み合わせが異なる積層ブロック1 2が用いられる。

【0030】とのように、1つの誘電体シート14上に 複数の電極16b、16cを形成することにより、1つ の積層ブロック12内に複数のコンデンサを形成すると とができる。そして、このような積層ブロック12を重 ね合わせることにより、複雑な回路を有する多端子型コ ンデンサ10を得ることができる。もちろん、各積層ブ 10 ロック12において、誘電体シート14の積層数を調整 することにより、コンデンサの静電容量を調整すること ができることは言うまでもない。

【0031】 これらの多端子型コンデンサ10におい て、図24に示すように、隣接する積層ブロック12の 最外層側の隣接する電極16が同じ向きに引き出される ように配置し、これらの電極16を外部電極で接続する ことにより、隣接する積層ブロック12間での浮遊容量 の発生を防止することができる。このような配置を採用 することにより、各積層ブロック12の外層厚みを小さ くすることができ、積層ブロック12の電極積層数を増 やせるため、静電容量を大きく設計することができる。 また、電極の積層数を増やせるため、同じ静電容量であ れば、電極面積を小さくすることができる。そのため、 電極と積層ブロック12の端部との間のギャップを大き くすることができ、浮遊容量を減らしたり、耐圧を大き くするととができる。

【0032】さらに、たとえば図15に示すような回路 を有する多端子型コンデンサ10において、コンデンサ の1つをセンサなどに置き換えた場合、外側に配置され 30 ある。 た積層ブロック12をトリミング用として用いることが できる。この場合、たとえば図25に示すように、最上 層に配置された積層ブロック12内には電極16a,1 6 b が形成され、さらに、この積層ブロック12の最外 面に電極16aが形成される。この最外面の電極16a が、トリミング用電極として用いられる。そして、との 積層ブロック12の最外面の電極16aにレーザー光な どを照射し、このトリミング用電極16aをトリミング することにより、ブリッジの平衡条件となるように調整 することができる。

【0033】なお、積層ブロック12としては、必ずし もコンデンサが形成されたものである必要はなく、電極 が形成されるシートの材料として抵抗材料を用いること により、複数の抵抗を接続した回路を形成することもで きる。さらに、電極が形成されるシートの材料として、 バリスタ特性を有する材料を用いることにより、複数の バリスタを接続した回路を形成することもできる。ま た、同じ素子を形成した積層ブロック12を用いる必要 はなく、異なる索子が形成された積層ブロック12を組 み合わせることにより、種々の回路を構成することがで 50 ッジ回路を構成した例を示す分解斜視図である。

きる。

(5)

[0034]

【発明の効果】との発明によれば、1つの素体内に全て の衆子を形成するのではなく、衆子が形成された積層ブ ロックを重ね合わせることにより多端子型電子部品が作 製されるため、個々の積層ブロックにおいて内部欠陥な どの影響を受けにくい。また、多数の素子を組み合わせ た回路であっても、個々の積層ブロックは薄くすること ができるため、製造時において素子割れなどの発生を防 ぐことができる。また、積層ブロック内の電極に多数の 電位が与えられないため、積層ブロック内において、浮 遊容量が発生しにくい。さらに、隣接する積層ブロック については、外層部によって隣接する電極間の距離が大 きくなるため、積層ブロック間の浮遊容量の発生を抑え ることができる。さらに、隣接する積層ブロック間の隣 接する電極を同じ電位となるように配置することによ り、積層ブロック間の浮遊容量の発生を抑えることがで きる。また、積層ブロックを構成するシートに複数の電 極を形成することにより、積層ブロック内に複数の素子 20 を形成することができる。このような積層ブロックを積 み重ねることにより、複雑な回路を有する多端子型電子 部品を得ることができる。さらに、外側に配置された積 層ブロックをトリミング用として用いることにより、多 端子型電子部品に形成された回路の特性を調整すること ができる。

【図面の簡単な説明】

【図1】との発明の多端子型電子部品の一例としての多 端子型コンデンサを示す斜視図である。

【図2】図1に示す多端子型コンデンサの分解斜視図で

【図3】図1に示す多端子型コンデンサに用いられる積 層ブロックの一例を示す分解斜視図である。

【図4】図1に示す多端子型コンデンサの回路図であ

【図5】この発明の多端子型コンデンサの他の例を示す 斜視図である。

【図6】図5に示す多端子型コンデンサの分解斜視図で ある。

【図7】図5に示す多端子型コンデンサの回路図であ 40 る。

【図8】この発明の多端子型コンデンサのさらに他の例 を示す分解斜視図である。

【図9】図8に示す多端子型コンデンサの回路図であ る。

【図10】との発明の多端子型コンデンサの別の例を示 す分解斜視図である。

【図11】図10に示す多端子型コンデンサの回路図で

【図12】との発明の多端子型コンデンサにおいてブリ

【図13】図12に示す多端子型コンデンサの回路図で ある。

【図14】 この発明の多端子型コンデンサにおいてダブ ルブリッジ回路を構成した例を示す分解斜視図である。

【図15】図14に示す多端子型コンデンサの回路図で ある。

【図16】1つの誘電体シート上に2つの電極を形成し た積層ブロックの例を示す分解斜視図である。

【図17】図16に示す積層ブロックの回路図である。

【図18】図16に示すような積層ブロックを2つ積み 10 重ねて形成された多端子型コンデンサの例を示す分解斜 視図である。

【図19】図18に示す多端子型コンデンサを示す斜視 図である。

【図20】図18に示す多端子型コンデンサの回路図で

【図21】図16に示すような積層ブロックを4つ積み 重ねて形成された多端子型コンデンサの例を示す分解斜 視図である。

【図22】図21に示す多端子型コンデンサを示す斜視 20 20a~20f 外部電極 図である。 *

*【図23】図20に示す多端子型コンデンサの回路図で

【図24】隣接する積層ブロックの隣接する電極が同じ 電位となるように配置された例を示す図解図である。

【図25】図15に示す回路を有する多端子型コンデン サにトリミング用電極を形成した例を示す分解斜視図で ある。

【図26】従来の多端子型電子部品の一例としてのブリ ッジコンデンサを示す斜視図である。

【図27】図26に示す従来のブリッジコンデンサの分 解斜視図である。

【図28】図26に示す従来のブリッジコンデンサの回 路図である。

【符号の説明】

(6)


10 多端子型コンデンサ


12 積層ブロック


14 誘電体シート

16a, 16b, 16c 電極


18a, 18b, 18c, 18d 外部電極









[図20]




【図22】




【図21】



【図23】



[図26]



【図25】

